確保信號完整性的電路板設計準則

2019-11-20

次

信號完整性(SI)問題解決得越早，設計的效率就越高，從而可避免在電路板設計完成之后才增加端接器件。SI設計規(guī)劃的工具和資源不少，本文探索信號完整性的核心議題以及解決SI問題的幾種方法，在此忽略設計過程的技術細節(jié)。

SI問題的提出

隨著IC輸出開關速度的提高，不管信號周期如何，幾乎所有設計都遇到了信號完整性問題。即使過去你沒有遇到SI問題，但是隨著電路工作頻率的提高，今后一定會遇到信號完整性問題。

信號完整性問題主要指信號的過沖和阻尼振蕩現(xiàn)象，它們主要是IC驅動幅度和跳變時間的函數(shù)。也就是說，即使布線拓撲結構沒有變化，只要芯片速度變得足夠快，現(xiàn)有設計也將處于臨界狀態(tài)或者停止工作。線路板打樣廠家用兩個實例來說明信號完整性設計是不可避免的。

線路板打樣廠家

在通信領域，前沿的電信公司正為語音和數(shù)據(jù)交換生產(chǎn)高速電路板(高于500MHz)，此時成本并不特別重要，因而可以盡量采用多層板。pcb打樣廠家告訴您這樣的電路板可以實現(xiàn)充分接地并容易構成電源回路，也可以根據(jù)需要采用大量離散的端接器件，但是設計須正確，不能處于臨界狀態(tài)。

SI和EMC專家在布線之前要進行仿真和計算，然后，電路板設計就可以遵循一系列非常嚴格的設計規(guī)則，在有疑問的地方，可以增加端接器件，從而獲得盡可能多的SI安全裕量。電路板實際工作過程中，總會出現(xiàn)一些問題，為此，通過采用可控阻抗端接線，可以避免出現(xiàn)SI問題。簡而言之，超標準設計可以解決SI問題。